A.狀態(tài)
B.數(shù)據(jù)
C.地址
D.其他
您可能感興趣的試卷
你可能感興趣的試題
A.0.8us
B.500ns
C.200ns
D.200us
A.算術(shù)運(yùn)算
B.邏輯運(yùn)算
C.函數(shù)運(yùn)算和浮點(diǎn)運(yùn)算
D.算術(shù)運(yùn)算和邏輯運(yùn)算
A.3,6
B.6,3
C.7,2
D.2,7
A.16,16
B.16,8
C.20,16
D.20,8
A.09800H
B.26000H
C.20000H
D.98000H
最新試題
按照是否需要刷新操作分類,RAM可分為()和()。
只要讀取8086CPU存儲(chǔ)器偶地址存儲(chǔ)體內(nèi)容時(shí),BHE#=1,A0=0。()
在一個(gè)較短的時(shí)間間隔內(nèi),CPU訪問(wèn)存儲(chǔ)器時(shí),無(wú)論是存取指令還是存取數(shù)據(jù),所訪問(wèn)的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中,而對(duì)此范圍以外的地址訪問(wèn)甚少的現(xiàn)象就稱為程序訪問(wèn)的()性。
在I2C總線中,應(yīng)答信號(hào)始終由從機(jī)發(fā)出。
指令LEA BX,TABLE等價(jià)于指令MOV BX,OFFSET TABLE。()
容量為8K×8bit的存儲(chǔ)器芯片,該芯片的地址線有()根,數(shù)據(jù)線有()根。
在嵌入式應(yīng)用系統(tǒng)中,模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
某存儲(chǔ)器系統(tǒng)要求采用3:8譯碼器對(duì)A19~A15進(jìn)行全譯碼,需要()片。
SPI總線的4個(gè)信號(hào)是()、()、()和/CS或/SS。
8255A的端口地址線是A0、A1,所以端口地址為0,1,2,3。()