降低Cache不命中率的方法包括（）。

計(jì)算機(jī)系統(tǒng)為改善CPU與處理器之間的速度匹配問(wèn)題，在CPU和主存儲(chǔ)器之間加入一個(gè)高速、小容量的緩沖存儲(chǔ)器Cache，構(gòu)成Cache-主存儲(chǔ)器的存儲(chǔ)系統(tǒng)。

（）是位交叉奇偶校驗(yàn)磁盤陣列。

要訪問(wèn)存放主存儲(chǔ)器、寄存器、堆棧、I/O接口中的數(shù)據(jù)，不必對(duì)這些存儲(chǔ)不見的空間進(jìn)行編址。

細(xì)粒度多線程的主要缺點(diǎn)是減慢了單個(gè)線程的執(zhí)行。

假設(shè)Cache大小為8塊、主存大小為16塊，都從0開始編號(hào)。若采用直接映象，則塊號(hào)為10的主存塊可以放入到塊號(hào)為（）的Cache塊。

在串行I/O無(wú)法滿足性能需求的情況，通過(guò)多個(gè)I/O通道并行訪問(wèn)多個(gè)磁盤的方法就成了很自然的想法，即并行I/O技術(shù)。

（）不屬于MIPS的尋址方式。

在分布式存儲(chǔ)器多處理機(jī)中，每個(gè)結(jié)點(diǎn)由（）組成。

在計(jì)算機(jī)的多級(jí)層次結(jié)構(gòu)中，級(jí)別最高的是（）。