A.16
B.15
C.12
D.20
您可能感興趣的試卷
你可能感興趣的試題
A.Cache
B.內(nèi)存條
C.外存
D.硬盤
A.各芯片的同名地址線、控制線、數(shù)據(jù)線并聯(lián)，片選線分別接出
B.各芯片的同名地址線、控制線、片選線并聯(lián)，數(shù)據(jù)線分別接出
C.各芯片的同名地址線、數(shù)據(jù)線并聯(lián)，控制線和片選線分別接出
D.各芯片的同名地址線、控制線并聯(lián)，數(shù)據(jù)線和片選線分別接出
A.18和12
B.17和13
C.16和11
D.18和13
A.外存儲(chǔ)器
B.隨機(jī)存取存儲(chǔ)器
C.電可擦除存儲(chǔ)器
D.只讀存儲(chǔ)器
A.18和16
B.18和8
C.17和15
D.18和13
最新試題
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。（）
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
MSP430單片機(jī)的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有（）個(gè)。
按照是否需要刷新操作分類，RAM可分為（）和（）。
在IN和OUT指令中，當(dāng)端口號(hào)大于FFH（255）時(shí)，必須通過（）間接給出。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
通過條件轉(zhuǎn)移指令JXX可以實(shí)現(xiàn)分支結(jié)構(gòu)程序的編寫。（）
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問存儲(chǔ)器時(shí)，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。
在查詢式輸出接口典型電路中，數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。（）
8086CPU讀取外設(shè)端口數(shù)據(jù)時(shí)，一次可以讀取16位二進(jìn)制數(shù)。（）