在下圖中,假定總線傳輸延遲和ALU運算時間分別是20ps和200ps,寄存器建立時間為10ps,寄存器保持時間為5ps,寄存器的鎖存延遲(Clk-to-Qtime)為4ps,控制信號的生成延遲(Clk-to-signaltime)為7ps,三態(tài)門接通時間為3ps,則從當(dāng)前時鐘到達(dá)開始算起,完成以下操作的最短時間是多少?各需要幾個時鐘周期?
在下圖中,假定總線傳輸延遲和ALU運算時間分別是20ps和200ps,寄存器建立時間為10ps,寄存器保持時間為5ps,寄存器的鎖存延遲(Clk-to-Qtime)為4ps,控制信號的生成延遲(Clk-to-signaltime)為7ps,三態(tài)門接通時間為3ps,則從當(dāng)前時鐘到達(dá)開始算起,完成以下操作的最短時間是多少?各需要幾個時鐘周期?