增計數(shù)模式的計數(shù)過程是（）。

按照是否需要刷新操作分類，RAM可分為（）和（）。

I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。

在一個較短的時間間隔內(nèi)，CPU訪問存儲器時，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。

只要讀取8086CPU存儲器偶地址存儲體內(nèi)容時，BHE#=1，A0=0。（）

假設(shè)在增計數(shù)模式下的計數(shù)時鐘為12MHz，定時1s如何實(shí)現(xiàn)（）。

ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。（）

STM32的I2C接口最多有（）個，在快速模式下，最高通訊速度可達(dá)（）。

下列選項(xiàng)中不屬于使用中斷的優(yōu)勢的選項(xiàng)是（）。

STM32的SPI接口最多有（）個，數(shù)據(jù)幀最多可以有（）位。