3個JK觸發(fā)器，通過電路設計，可以接成（）進制以內的，任意進制的計數(shù)器。

全加器的輸入信號是（）

本征半導體是（），導電能力弱。

對理想運放，當運放工作在線性區(qū)時，其輸出電壓與兩個輸入端的電壓差呈非線性關系。

4位二進制加法計數(shù)器的，計數(shù)長度為（）

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

集成運放的反相輸入端，當輸入信號（ui1）由此輸入時，輸出信號（u0）與輸入ui1同相。

如果用預置數(shù)法實現(xiàn)3秒倒計時，74LS192預置數(shù)端輸入應該是（）

并聯(lián)型穩(wěn)壓電路中，硅穩(wěn)壓二極管應和負載（）

由兩個觸發(fā)器組成的時序電路，所以其工作狀態(tài)應為（）種。