I2C總線的通信速率僅由主機確定。

8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個有效的標(biāo)志位。

MSP430單片機的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有（）個。

8086CPU讀取外設(shè)端口數(shù)據(jù)時，一次可以讀取16位二進(jìn)制數(shù)。（）

在一個較短的時間間隔內(nèi)，CPU訪問存儲器時，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。

按照是否需要刷新操作分類，RAM可分為（）和（）。

I2C總線的多主機仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實現(xiàn)的。

8255A的端口地址線是A0、A1，所以端口地址為0，1，2，3。（）

SPI總線的4個信號是（）、（）、（）和/CS或/SS。

在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時序擴展比硬件I2C通信擴展具有更大的靈活性。