<strong id="fvimc"><blockquote id="fvimc"></blockquote></strong>

<i id="fvimc"><abbr id="fvimc"></abbr></i>

單項(xiàng)選擇題

合并單元是針對(duì)與數(shù)字化輸出的電子式互感器連接而在（）中首次定義的。

A.IEC61850-9-2
B.IEC60044-8
C.IEC61850-9-1
D.IEC60044-9

你可能感興趣的試題

單項(xiàng)選擇題

合并單元的22個(gè)采樣通道的含義和次序由合并單元的ICD模型文件中的（）決定。

A.SV控制塊
B.采樣發(fā)送數(shù)據(jù)集
C.采樣接收數(shù)據(jù)集
D.GOOSE控制塊

單項(xiàng)選擇題

合并單元單元在外部同步時(shí)鐘信號(hào)消失后，至少能在（）內(nèi)繼續(xù)滿足4μS的同步精度要求。

A.2min
B.5min
C.10min
D.20min

<progress id="svcid"><abbr id="svcid"></abbr></progress>