A.每個字符的傳送不是獨(dú)立的
B.字符之間的傳送時間長度可不同
C.通信雙方必須同步
D.字符發(fā)送速率由數(shù)據(jù)傳輸率確定
您可能感興趣的試卷
你可能感興趣的試題
A.允許8251接受CPU的命令字
B.8251向CPU送狀態(tài)字
C.CPU往8251送數(shù)據(jù)
D.8251向CPU送數(shù)據(jù)
A.12000
B.2400
C.4800
D.9600
A.使用的計(jì)數(shù)方式相同
B.工作方式不同
C.實(shí)質(zhì)相同
D.輸出定時信號不同
A.方式0
B.方式l
C.方式2
D.方式3
A.三個定時器
B.四個定時器
C.三個計(jì)數(shù)器
D.四個計(jì)數(shù)器
![](https://static.ppkao.com/ppmg/img/appqrcode.png)
最新試題
I2C總線的通信速率僅由主機(jī)確定。
SPI總線的4個信號是()、()、()和/CS或/SS。
增計(jì)數(shù)模式的計(jì)數(shù)過程是()。
指令A(yù)DD AL,6[BP][DI]是錯誤的。()
在查詢式輸出接口典型電路中,數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。()
在嵌入式應(yīng)用系統(tǒng)中,模擬I2C時序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
容量為8K×8bit的存儲器芯片,該芯片的地址線有()根,數(shù)據(jù)線有()根。
在I2C總線中,應(yīng)答信號始終由從機(jī)發(fā)出。
只要讀取8086CPU存儲器偶地址存儲體內(nèi)容時,BHE#=1,A0=0。()
SPI總線是一種()形總線結(jié)構(gòu),在SCLK時鐘信號的控制下,兩個雙向()寄存器進(jìn)行數(shù)據(jù)交換。