I2C總線的通信速率僅由主機(jī)確定。

容量為8K×8bit的存儲(chǔ)器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。

I2C總線的兩條信號線的名稱是（）和（）。

I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。

在查詢式輸出接口典型電路中，數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。（）

在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。

SPI總線的4個(gè)信號是（）、（）、（）和/CS或/SS。

要組成32M×8bit的存儲(chǔ)器，需要1M×4bit的存儲(chǔ)芯片共（）片。

下列選項(xiàng)中不屬于使用中斷的優(yōu)勢的選項(xiàng)是（）。

指令A(yù)DD AL，6[BP][DI]是錯(cuò)誤的。（）