反相比例運(yùn)算電路，平衡電阻的求法：令ui=0，則uo=0，此時(shí)反相端對(duì)地總電阻值，即為所求平衡電阻值。

對(duì)理想運(yùn)放，當(dāng)運(yùn)放工作在線性區(qū)時(shí)，其輸出電壓與兩個(gè)輸入端的電壓差呈非線性關(guān)系。

所謂異步時(shí)序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個(gè)時(shí)鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時(shí)刻改變。

全加器的輸出信號(hào)是（）

放大電路靜態(tài)工作點(diǎn)設(shè)置不妥當(dāng)，會(huì)產(chǎn)生飽和失真或截止失真。

下列受時(shí)鐘控制的是（）

3位二進(jìn)制加法計(jì)數(shù)器的，計(jì)數(shù)長(zhǎng)度為（）

由兩個(gè)觸發(fā)器組成的時(shí)序電路，所以其工作狀態(tài)應(yīng)為（）種。

9個(gè)JK觸發(fā)器，通過(guò)電路設(shè)計(jì)，可以接成（）進(jìn)制以內(nèi)的，任意進(jìn)制的計(jì)數(shù)器。

現(xiàn)有58個(gè)信息等待用二進(jìn)制代碼進(jìn)行編碼，需要用8位二進(jìn)制代碼來(lái)表示。