在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。

要組成32M×8bit的存儲器，需要1M×4bit的存儲芯片共（）片。

ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。（）

8255A的端口地址線是A0、A1，所以端口地址為0，1，2，3。（）

容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。

在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問存儲器時(shí)，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。

通過條件轉(zhuǎn)移指令JXX可以實(shí)現(xiàn)分支結(jié)構(gòu)程序的編寫。（）

SPI總線有四工作模式，取決于（）和（）這兩位的組合。

8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個(gè)有效的標(biāo)志位。

在IN和OUT指令中，當(dāng)端口號大于FFH（255）時(shí)，必須通過（）間接給出。