容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。

假設在增計數(shù)模式下的計數(shù)時鐘為12MHz，定時1s如何實現(xiàn)（）。

在嵌入式應用系統(tǒng)中，模擬I2C時序擴展比硬件I2C通信擴展具有更大的靈活性。

SPI總線的4個信號是（）、（）、（）和/CS或/SS。

在I2C總線中，應答信號始終由從機發(fā)出。

在IN和OUT指令中，當端口號大于FFH（255）時，必須通過（）間接給出。

SPI總線是一種（）形總線結(jié)構，在SCLK時鐘信號的控制下，兩個雙向（）寄存器進行數(shù)據(jù)交換。

在一個較短的時間間隔內(nèi)，CPU訪問存儲器時，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。

指令ADD AL，6[BP][DI]是錯誤的。（）

某存儲器系統(tǒng)要求采用3：8譯碼器對A19~A15進行全譯碼，需要（）片。