A.0，0
B.0，1
C.1，0
D.1，1
您可能感興趣的試卷
你可能感興趣的試題
A.–36D
B.92D
C.–28D
D.5CH
A.擴(kuò)大主存容量
B.解決CPU和主存之間的速度匹配問題
C.提高存儲(chǔ)器的可靠性
D.以上均不對(duì)
A.順序
B.先進(jìn)先出
C.只讀
D.先進(jìn)后出
A.00101011.0100B；43.25D
B.00111011.0100B；43.15D
C.10101011.0101B；42.55D
D.01101101.0110B；41.35D
A.AX/AL
B.BX/BL
C.CX/CL
D.DX/DL
最新試題
8255A的端口地址線是A0、A1，所以端口地址為0，1，2，3。（）
按照是否需要刷新操作分類，RAM可分為（）和（）。
STM32的I2C總線開啟一次后可以連續(xù)傳輸任意字節(jié)的數(shù)據(jù)，而無需發(fā)送設(shè)備的地址號(hào)。
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。（）
SPI總線有四工作模式，取決于（）和（）這兩位的組合。
MSP430單片機(jī)可以通過方向寄存器的8個(gè)位分別定義8個(gè)引腳的輸入/輸出方向。（）
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問存儲(chǔ)器時(shí)，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。
下列選項(xiàng)中不屬于使用中斷的優(yōu)勢(shì)的選項(xiàng)是（）。
在I2C總線中，應(yīng)答信號(hào)始終由從機(jī)發(fā)出。