A.指令
B.指令地址
C.操作數(shù)
D.操作數(shù)地址
您可能感興趣的試卷
你可能感興趣的試題
A.存放CPU寄存器的內(nèi)容
B.數(shù)據(jù)高速存取
C.存放常數(shù)表格
D.存放常用子程序
A.13
B.-13
C.-243
D.溢出
A.PA口
B.PB口
C.PC口
D.控制口
A.INTA輸出一個負(fù)脈沖，將中斷類型碼從AD0～AD7讀入
B.INTA輸出兩個負(fù)脈沖，在第二個負(fù)脈沖時讀取中斷類型碼
C.INTA輸出一個負(fù)脈沖后，進(jìn)行一次I/O讀周期，讀取中斷類型碼
D.INTA輸出一個負(fù)脈沖，同時提供I/O讀控制信號，讀中斷類型碼
A.軟件包
B.數(shù)據(jù)線
C.控制線
D.地址線
最新試題
SPI總線有四工作模式，取決于（）和（）這兩位的組合。
10號DOS系統(tǒng)功能調(diào)用可以用于將多個字符輸入到指定緩沖區(qū)之中。（）
容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。
在一個較短的時間間隔內(nèi)，CPU訪問存儲器時，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。
要組成32M×8bit的存儲器，需要1M×4bit的存儲芯片共（）片。
某存儲器系統(tǒng)要求采用3：8譯碼器對A19~A15進(jìn)行全譯碼，需要（）片。
通過條件轉(zhuǎn)移指令JXX可以實現(xiàn)分支結(jié)構(gòu)程序的編寫。（）
按照是否需要刷新操作分類，RAM可分為（）和（）。
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。（）
I2C總線的通信速率僅由主機(jī)確定。