下列選項(xiàng)中不屬于使用中斷的優(yōu)勢的選項(xiàng)是（）。

假設(shè)在增計數(shù)模式下的計數(shù)時鐘為12MHz，定時1s如何實(shí)現(xiàn)（）。

在I2C總線中，應(yīng)答信號始終由從機(jī)發(fā)出。

要組成32M×8bit的存儲器，需要1M×4bit的存儲芯片共（）片。

SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時鐘信號的控制下，兩個雙向（）寄存器進(jìn)行數(shù)據(jù)交換。

只要讀取8086CPU存儲器偶地址存儲體內(nèi)容時，BHE#=1，A0=0。（）

嵌入式系統(tǒng)接口擴(kuò)展的4種基本方法是（）、（）、（）和通信擴(kuò)展。

指令A(yù)DD AL，6[BP][DI]是錯誤的。（）

在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。

ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。（）