A.數(shù)字總線和模擬總線
B.串行總線和并行總線
C.同步總線和異步總線
D.內(nèi)部總線和IO總線
您可能感興趣的試卷
你可能感興趣的試題
A.在早期總線結(jié)構(gòu)中，CPU是總線上唯一的主控者
B.當(dāng)代總線結(jié)構(gòu)是一些標(biāo)準(zhǔn)總線，它與結(jié)構(gòu)、CPU無(wú)關(guān)
C.當(dāng)代總結(jié)結(jié)構(gòu)中，系統(tǒng)不允許存在多個(gè)處理器模塊
D.當(dāng)代總結(jié)結(jié)構(gòu)中，總線控制器的作用是完成幾個(gè)總線請(qǐng)求者之間的協(xié)調(diào)與仲裁
A.CPU同其它高速功能部件相連接的總線，稱為內(nèi)部總線
B.CPU同IO設(shè)備之間相互連接的總線，稱為IO總線
C.CPU內(nèi)部連接各寄存器及運(yùn)算器件之間的總線，稱為外部總線
D.IO設(shè)備之間互相連接的總線，稱為IO總線
A.CPU同計(jì)算機(jī)系統(tǒng)的其它高速功能部件相連接的總線
B.CPU同IO設(shè)備之間相互連接的總線
C.CPU內(nèi)部連接各寄存器及運(yùn)算器件之間的總線
D.IO設(shè)備之間互相連接的總線
A.CPU同計(jì)算機(jī)系統(tǒng)的其它高速功能部件相連接的總線
B.CPU同IO設(shè)備之間相互連接的總線
C.CPU內(nèi)部連接各寄存器及運(yùn)算器件之間的總線
D.IO設(shè)備之間互相連接的總線
A.CPU能識(shí)別指令和數(shù)據(jù)
B.運(yùn)算器完成算術(shù)邏輯運(yùn)算
C.在取指周期中，CPU根據(jù)對(duì)指令操作碼的譯碼或測(cè)試，進(jìn)行指令所要求的操作
D.指令周期是由若干個(gè)CPU周期組成
最新試題
將十六進(jìn)制數(shù)（2BA）16化成十進(jìn)制數(shù)，正確結(jié)果為（）。
從給定的選項(xiàng)中選擇認(rèn)為正確的一項(xiàng)。A.并行B.串行C.端口D.接口E.輸出指令F.輸入指令（1）近距離設(shè)備與主機(jī)間傳輸數(shù)據(jù)，適合選用（）接口。（2）遠(yuǎn)程終端及計(jì)算機(jī)網(wǎng)絡(luò)設(shè)備等遠(yuǎn)離主機(jī)的設(shè)備傳輸信息，更適合選用（）接口。（3）接口與端口是兩個(gè)不同的概念，（）是指接口電路中可以被CPU直接訪問(wèn)的寄存器。（4）CPU通過(guò)（）可以從有關(guān)端口讀取信息。（5）CPU也可以通過(guò)（）把信息寫(xiě)入有關(guān)端口。
計(jì)算機(jī)系統(tǒng)是可以分層的，在某級(jí)觀察者角度看到的機(jī)器被稱為（），只需要通過(guò)該級(jí)語(yǔ)言來(lái)了解和使用。
動(dòng)態(tài)MOS記憶單元是靠MOS電路中的柵極（）來(lái)存儲(chǔ)信息的。
計(jì)算機(jī)的I/O接口是（）之間的交接界面。
使用硬件堆棧時(shí)，其中（）移動(dòng)。
柵極電平只能維持一段時(shí)間，若要維持所保存的信息，需要對(duì)C1、C2電容充電，此過(guò)程被稱為“刷新（refresh）”。刷新過(guò)程也就是讀出過(guò)程，但只為完成充電而并不需要讀出信息，定期執(zhí)行一次（）。
已知定點(diǎn)小數(shù)的真值X=-0.1001，Y=0.1101，求[X -Y]補(bǔ)，正確結(jié)果為（）。
從6管的SRAM記憶單元到單管的DRAM記憶單元，有利于提高（）。
已知X=10111001，Y=-00101011，求[X +Y]補(bǔ)，正確結(jié)果為（）。