版圖設(shè)計(jì)的基本前提是什么？

集成電路電阻可以通過（）產(chǎn)生。

試用電導(dǎo)率為102/（Ω·cm），厚1μm的材料設(shè)計(jì)1kΩ的電阻，設(shè)電阻寬1μm，求其長(zhǎng)。

版圖DRC、ERC和LVS的意義是什么？

在圖中，若所有的晶體管都工作在飽和區(qū)，畫出Vx從一個(gè)大的正值下降時(shí)Ix的草圖。

集成電容主要有幾種結(jié)構(gòu)？

說明MOS器件噪聲的來源、成因及減小方法。

設(shè)計(jì)一個(gè)CMOS差分放大器電路，寫出其對(duì)應(yīng)的SPICE描述語句并作差模電流-電壓特性分析。

為提高CMOS集成電路的抗自鎖能力，可在版圖設(shè)計(jì)上采取哪些措施？

編寫DRC版圖驗(yàn)證文件的主要依據(jù)是什么？