判斷題總線周期是指CPU與存儲(chǔ)器或I/O端口完成一次數(shù)據(jù)傳輸需要的時(shí)間
您可能感興趣的試卷

最新試題
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。()
題型:判斷題
某存儲(chǔ)器系統(tǒng)要求采用3:8譯碼器對(duì)A19~A15進(jìn)行全譯碼,需要()片。
題型:?jiǎn)雾?xiàng)選擇題
在嵌入式應(yīng)用系統(tǒng)中,模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
題型:判斷題
在查詢式輸出接口典型電路中,數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。()
題型:判斷題
STM32的I2C接口最多有()個(gè),在快速模式下,最高通訊速度可達(dá)()。
題型:填空題