已知某DRAM芯片的內(nèi)部結構為128×128,存取周期為1us。試分析: (1)若采用集中式刷新方式,刷新時間間隔為1ms,則讀寫時間和刷新時間分為多少個周期?死區(qū)占多少時間? (2)若采用分散式刷新方式,則相鄰兩行之間的刷新間隔是多少?
設某處理器具有四段指令流水線:IF(取指令)、ID(指令譯碼及取操作數(shù))、EXE(ALU執(zhí)行)和WB(結果寫回),每一個子過程的執(zhí)行時間為T,現(xiàn)處理器執(zhí)行如下指令序列: (1)如果采用非流水線技術,處理器執(zhí)行這3條指令需要多長時間? (2)能否采用流水線技術進行改進,以提高執(zhí)行速度?若能,請分析可能存在的問題及解決方法。若不能,請說明理由。
假設某系統(tǒng)的單字長二地址指令具有如下特點: (1)系統(tǒng)支持183種操作。 (2)機器字長為16位,操作碼長度是固定的,其中OP為操作碼字段,地址碼字段包括了源寄存器和目的寄存器,其中目的寄存器地址段位于低位。 (3)系統(tǒng)最多支持16個通用寄存器作為目的寄存器。試分析指令格式的操作碼段長和寄存器段長,并畫出對應的指令格式。