平衡電阻是保證了集成運(yùn)放兩個(gè)輸入端，靜態(tài)時(shí)外接電阻相等。

本征半導(dǎo)體是（），導(dǎo)電能力弱。

如果用預(yù)置數(shù)法實(shí)現(xiàn)3秒倒計(jì)時(shí)，74LS192預(yù)置數(shù)端輸入應(yīng)該是（）

對(duì)理想運(yùn)放，當(dāng)運(yùn)放工作在線(xiàn)性區(qū)時(shí)，其輸出電壓與兩個(gè)輸入端的電壓差呈非線(xiàn)性關(guān)系。

集成運(yùn)放在信號(hào)運(yùn)算中的應(yīng)用電路有（）

4位二進(jìn)制加法計(jì)數(shù)器的，計(jì)數(shù)長(zhǎng)度為（）

反相比例運(yùn)算，放大倍數(shù)為5，輸入0.2v，輸出為（）v。

6進(jìn)制異步清零，最后一個(gè)計(jì)數(shù)狀態(tài)應(yīng)該為（）

下面哪個(gè)集成元件為四位二進(jìn)制超前進(jìn)位全加器（）

3個(gè)JK觸發(fā)器，通過(guò)電路設(shè)計(jì)，可以接成（）進(jìn)制以?xún)?nèi)的，任意進(jìn)制的計(jì)數(shù)器。