用作電壓放大器時，CS放大器不合適的參數(shù)為（）。?

?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有（）。

在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時，柵極直流電壓將會（），漏極直流電流將會（），輸入電阻將會（）。

?CS放大器中引入源極電阻RS，其作用有（）。?

CD放大器因?yàn)樵礃O輸出信號幾乎與柵極輸入信號變化一致，因此被稱為“源極跟隨器”。