由兩個主從型JK觸發(fā)器組成的邏輯電路如圖所示,設(shè)Q1、Q2的初始態(tài)是00。已知輸入信號A和脈沖信號cp的波形如圖所示,當(dāng)?shù)诙€cp脈沖作用時Q1Q2將變?yōu)椋ǎ?br />
A.11 B.10 C.01 D.保持00不變
D觸發(fā)器的應(yīng)用電路如圖所示,設(shè)輸出Q的初值為0,那么,在時鐘脈沖cp的作用下,輸出Q為()。
A.1 B.cp C.脈沖信號,頻率為時鐘脈沖頻率的1/2 D.0
晶體管非門電路如圖所示,已知Ucc=15V,UB=-9V,Rc=3kΩ,RB=20kΩ,β=40,當(dāng)輸入電壓U1=5V時,要使晶體管飽和導(dǎo)通,Rx的值不得大于()kΩ。(設(shè)UBE=0.7V,集電極和發(fā)射極之間的飽和電壓Uces=0.3V)
A.3.55 B.7.1 C.17.5 D.35