A.放大區(qū)
B.飽和區(qū)
C.截止區(qū)
D.發(fā)射區(qū)
您可能感興趣的試卷
你可能感興趣的試題
A.電源
B.負(fù)載
C.驅(qū)動(dòng)電路
D.下拉電阻
A.飽和區(qū)
B.轉(zhuǎn)折區(qū)
C.線性區(qū)
D.截止區(qū)
A.輸入級(jí)
B.放大級(jí)
C.中間級(jí)
D.輸出級(jí)
A.與非邏輯功能
B.與邏輯功能
C.提高電路的開關(guān)速度
D.降低電路的開關(guān)速度
A.設(shè)計(jì)合理的外電路（抗飽和電路）
B.加大UBE
C.選擇開關(guān)時(shí)間較小的管子
D.減小UBE
最新試題
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
27系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
用1M×4的DRAM芯片通過(guò)（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。
TTL與非門輸出高電平的參數(shù)規(guī)范值是（）
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。