為了使存儲系統(tǒng)的訪問效率達(dá)到0.94，命中率和等效訪問周期應(yīng)該提高到多少？

在編號分別為0，1，2，……，9的16個(gè)處理器之間，要求按下列配對通信：（B、1），（8、2），（7、D），（6、C），（E、4），（A、0），（9、3），（5、F）。試選擇所用互連網(wǎng)絡(luò)類型、控制方式，并畫出該互連網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)和各級的交換開關(guān)狀態(tài)圖。

如果N=100，采用指令取消技術(shù)后，在程序執(zhí)行過程中，能夠節(jié)省多少個(gè)指令周期？

共需要多少個(gè)觸發(fā)器和多少個(gè)與門？

寫出主存地址和Cache地址的格式，并標(biāo)出各字段的長度。

設(shè)16個(gè)處理器編號分別為0，1，…，15，要用單級互連網(wǎng)絡(luò)，當(dāng)互連函數(shù)分別為：（1）Cube3（Cube1）（5）Butterfly（Butterfly）（8）σ-1（9）β（1）（13）ρ（2）時(shí)，第13號處理器分別與哪一個(gè)處理器相連？

當(dāng)存儲系統(tǒng)的訪問效率為0.5時(shí)，計(jì)算命中率和等效訪問周期。

若采用LRU替換算法，計(jì)算Cache的塊命中率。

指出主存與Cache之間各個(gè)塊的映象關(guān)系。

如果把一條指令的執(zhí)行過程分解為“取指令”、“分析”（包括譯碼和取操作數(shù)等）和“執(zhí)行”（包括運(yùn)算和寫回結(jié)果等）三個(gè)階段，并采用三級流水線。仍然要采用指令取消技術(shù)，請修改上面的程序。