若Cache的4個(gè)塊號為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。

如果在程序執(zhí)行過程中訪問一個(gè)頁面，平均要對該頁面內(nèi)的存儲單元訪問1024次，求訪問存儲單元的命中率。

如果N=100，采用指令取消技術(shù)后，在程序執(zhí)行過程中，能夠節(jié)省多少個(gè)指令周期？

假設(shè)在3000次訪存中，第一級Cache不命中110次，第二級Cache不命中55次。試問：在這種情況下，該Cache系統(tǒng)的局部不命中率和全局不命中率各是多少？

若采用FIFO替換算法，計(jì)算Cache的塊命中率。

要求操作碼的平均長度最短，請?jiān)O(shè)計(jì)操作碼的編碼，并計(jì)算操作碼編碼的平均長度。

有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

若采用LRU替換算法，計(jì)算Cache的塊命中率。

浮點(diǎn)數(shù)系統(tǒng)使用的階碼基值re=2，階值位數(shù)q=2，尾數(shù)基值rm=10，尾數(shù)位數(shù)p′=1，即按照使用的二進(jìn)制位數(shù)來說，等價(jià)于p=4。計(jì)算在非負(fù)階、正尾數(shù)、規(guī)格化情況下的最小尾數(shù)值、最大尾數(shù)值、最大階值、可表示的最小值和最大值及可表示數(shù)的個(gè)數(shù)。

指出主存與Cache之間各個(gè)塊的映象關(guān)系。