全加器的輸出信號是（）

反相比例運算電路，平衡電阻的求法：令ui=0，則uo=0，此時反相端對地總電阻值，即為所求平衡電阻值。

碼制即編碼體制，在數(shù)字電路中主要是指用二進制代碼來表示非二進制數(shù)字以及字符的編碼方法和規(guī)則。

3進制的加法計數(shù)器，需要（）塊JK觸發(fā)器。

下列受時鐘控制的是（）

4位二進制加法計數(shù)器的，計數(shù)長度為（）

清零端與脈沖信號的狀態(tài)無關(guān)，所以叫做同步清零。

下面哪個集成元件為四位二進制超前進位全加器（）

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

放大電路靜態(tài)工作點設(shè)置不妥當(dāng)，會產(chǎn)生飽和失真或截止失真。