A.計數(shù)器 B.全加器 C.寄存器 D.分頻器
某邏輯電路如圖7-62所示,若輸入A=1,B=0,則輸出F1和F2分別為()。
A.F1=0,F(xiàn)2=0 B. C.F1=1,F(xiàn)2=0 D.
基本門如圖7-61a所示,其中,數(shù)字信號A由圖7-61b給出,那么,輸出F為()。
A.1 B.0 C. D.