如圖所示電路,設(shè)Q1、Q0的原狀態(tài)為00,送入一個CP脈沖后的新狀態(tài)為()。
A.11 B.10 C.01 D.00
已知邏輯電路如圖所示,經(jīng)分析可知,輸出F與輸入信號X、Y之間的邏輯表達式為()。
A. B. C. D.
如圖所示運算放大電路,輸出uo與輸入的關(guān)系式是()。