A.Cache的地址映射有全相聯(lián)、直接、多路組相聯(lián)等3種基本映射方式
B.全相聯(lián)映射方式,即主存單元與Cache單元隨意對(duì)應(yīng),線路過(guò)于復(fù)雜,成本太高
C.多路組相聯(lián)映射是全相聯(lián)映射和直接映射的一種折中方案,有利于提高命中率
D.直接映射是全相聯(lián)映射和組相聯(lián)映射的一種折中方案,有利于提高命中率
您可能感興趣的試卷
你可能感興趣的試題
A.刷新
B.再生
C.寫保護(hù)
D.主存校驗(yàn)
A.采用速度更快的主存
B.在CPU和主存之間插入少量的高速緩沖存儲(chǔ)器
C.在CPU周期中插入等待周期
D.擴(kuò)大主存的容量
A.先進(jìn)后出
B.隨機(jī)
C.只讀
D.先進(jìn)先出
A.可隨意訪問(wèn)存儲(chǔ)器
B.按隨機(jī)文件訪問(wèn)存儲(chǔ)器
C.可對(duì)存儲(chǔ)器進(jìn)行讀出與寫入
D.可按地址訪問(wèn)存儲(chǔ)器任一編址單元,其訪問(wèn)時(shí)間相同且與地址無(wú)關(guān)
下列說(shuō)法中正確的是()。
Ⅰ.半導(dǎo)體RAM信息可讀可寫,且斷電后仍能保持記憶
Ⅱ.動(dòng)態(tài)RAM是易失性RAM,且靜態(tài)RAM中的存儲(chǔ)信息是不易失的
Ⅲ.半導(dǎo)體RAM是易失性RAM,但只要電源不斷電,所存信息是不丟失的
Ⅳ.半導(dǎo)體RAM是非易失性RAM
A.Ⅰ、Ⅱ
B.只有Ⅲ
C.Ⅱ、Ⅳ
D.全錯(cuò)
![](https://static.ppkao.com/ppmg/img/appqrcode.png)
最新試題
軟件堆棧在工作中()移動(dòng)。
從給定的選項(xiàng)中選擇你認(rèn)為正確的一項(xiàng)。A.階碼B.尾數(shù)C.階碼和尾數(shù)D.浮點(diǎn)數(shù)E.移碼數(shù)F.規(guī)格化操作G.隱藏位技術(shù)(1)對(duì)于同一個(gè)數(shù)值,它的()與補(bǔ)碼數(shù)的數(shù)值位相同,符號(hào)位相反。(2)浮點(diǎn)數(shù)用()表示數(shù)據(jù)。(3)小數(shù)點(diǎn)的位置可以在數(shù)據(jù)位移動(dòng)的數(shù)據(jù)稱為()。(4)浮點(diǎn)數(shù)的溢出,是由其()是否溢出表現(xiàn)出來(lái)的。(5)在實(shí)用中把浮點(diǎn)數(shù)的尾數(shù)左移一位,將最高位的1移走,從而提高數(shù)值的精度,這項(xiàng)處理稱之為()。
在現(xiàn)代計(jì)算機(jī)系統(tǒng)的多級(jí)層次結(jié)構(gòu)中,用機(jī)器指令編寫的程序可以由()進(jìn)行解釋。
寫出X=10111101的補(bǔ)碼表示,正確結(jié)果為()。
計(jì)算機(jī)的I/O接口是()之間的交接界面。
硬件堆棧是由CPU內(nèi)部的一組串聯(lián)的()組成的。
從給定的選項(xiàng)中選擇你認(rèn)為正確的一項(xiàng)。A.半加器B.全加器C.原碼D.補(bǔ)碼E.數(shù)據(jù)校驗(yàn)F.檢查溢出G.正確H.錯(cuò)誤I.異或J.與或(1)加法器是由()和相應(yīng)的邏輯電路組成的。(2)定點(diǎn)數(shù)的加減法可以由帶符號(hào)位的原碼、反碼和補(bǔ)碼直接參與運(yùn)算,其中()加減法運(yùn)算的實(shí)現(xiàn)規(guī)則最簡(jiǎn)單,電路實(shí)現(xiàn)也最方便。(3)執(zhí)行補(bǔ)碼加減法運(yùn)算一定要(),否則無(wú)法確定是否正確。(4)使用雙符號(hào)位執(zhí)行加減法運(yùn)算后,若兩個(gè)符號(hào)位不同,即出現(xiàn)01和10,表示運(yùn)算結(jié)果()。(5)在數(shù)值運(yùn)算中數(shù)值位向符號(hào)位進(jìn)位,或符號(hào)位向更高位進(jìn)位產(chǎn)生的溢出,可以用這兩個(gè)進(jìn)位輸出的()操作來(lái)判斷。
()又稱字選法,所對(duì)應(yīng)的存儲(chǔ)器是字結(jié)構(gòu)的。
已知定點(diǎn)小數(shù)的真值X=-0.1001,寫出[X]反,正確結(jié)果為()。
計(jì)算機(jī)中機(jī)器訪問(wèn)的最小單位被稱為()。