8255A的端口地址線是A0、A1，所以端口地址為0，1，2，3。（）

容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。

I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。

I2C總線的通信速率僅由主機(jī)確定。

按照是否需要刷新操作分類，RAM可分為（）和（）。

8086CPU讀取外設(shè)端口數(shù)據(jù)時(shí)，一次可以讀取16位二進(jìn)制數(shù)。（）

指令LEA BX，TABLE等價(jià)于指令MOV BX，OFFSET TABLE。（）

在I2C總線中，應(yīng)答信號始終由從機(jī)發(fā)出。

在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問存儲器時(shí)，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。

SPI總線有四工作模式，取決于（）和（）這兩位的組合。