<samp id="055ty"><th id="055ty"></th></samp>

<button id="055ty"><legend id="055ty"><big id="055ty"></big></legend></button><samp id="055ty"><listing id="055ty"><var id="055ty"></var></listing></samp>

多項(xiàng)選擇題

以下屬于版圖設(shè)計(jì)的驗(yàn)證科目有：（）。

A.DRC
B.LVS
C.時(shí)序驗(yàn)證
D.信號(hào)完全性

你可能感興趣的試題

多項(xiàng)選擇題

以下時(shí)間因素中，會(huì)對(duì)電路最終的工作頻率產(chǎn)生影響的有：（）。

A.clock skew
B.組合電路的最大延遲
C.FF的Setup時(shí)間
D.FF的Hold時(shí)間

多項(xiàng)選擇題

SOC設(shè)計(jì)采用基于IP分離的可測(cè)性設(shè)計(jì)，具體的實(shí)現(xiàn)手段有：（）。

A.Distributed BIST
B.Direct Access
C.Test Bus
D.Boundary Scan

<tr id="v00h0"><li id="v00h0"></li></tr>