A.程序控制I/O方式
B.DMA方式
C.外圍處理機方式
D.通道方式
您可能感興趣的試卷
你可能感興趣的試題
A.全相連
B.段相連
C.組相連
D.直接
A.向前兼容,并向上兼容
B.向后兼容,力爭向上兼容
C.向前兼容,并向下兼容
D.向后兼容,力爭向下兼容
A.主存地址
B.邏輯地址
C.物理地址
D.有效地址
A.基址尋址
B.間接尋址
C.變址尋址
D.直接尋址
A.通道開始選擇設(shè)備期
B.通道數(shù)據(jù)傳送期
C.通道數(shù)據(jù)傳送結(jié)束期
D.用戶經(jīng)訪管指令進入管態(tài),運行I/O管理程序的期間
![](https://static.ppkao.com/ppmg/img/appqrcode.png)
最新試題
為了使存儲系統(tǒng)的訪問效率達到0.94,命中率和等效訪問周期應(yīng)該提高到多少?
畫出其中一組的邏輯圖。
浮點數(shù)系統(tǒng)使用的階碼基值re=2,階值位數(shù)q=2,尾數(shù)基值rm=10,尾數(shù)位數(shù)p′=1,即按照使用的二進制位數(shù)來說,等價于p=4。計算在非負階、正尾數(shù)、規(guī)格化情況下的最小尾數(shù)值、最大尾數(shù)值、最大階值、可表示的最小值和最大值及可表示數(shù)的個數(shù)。
為了使存儲系統(tǒng)的訪問效率從0.5提高到0.94,塊的大小至少增加到幾個字?
至少要分配給該程序多少個主存頁面才能獲得最高的命中率?
若Cache的4個塊號為C0、C1、C2和C3,列出程序執(zhí)行過程中的Cache塊地址流。
如果N=100,采用指令取消技術(shù)后,在程序執(zhí)行過程中,能夠節(jié)省多少個指令周期?
若傳送106個文字符號,且每個文字符號后均自動跟一個空格,按最短的編碼,共需傳送多少個二進制位?若傳送波特率為9600bPS,共需傳送多少時間?
有一個16KB4路組相聯(lián)Cache的32位微處理器,假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。
設(shè)16個處理器編號分別為0,1,…,15,要用單級互連網(wǎng)絡(luò),當互連函數(shù)分別為:(1)Cube3(Cube1)(5)Butterfly(Butterfly)(8)σ-1(9)β(1)(13)ρ(2)時,第13號處理器分別與哪一個處理器相連?