有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

如果N=100，采用指令取消技術(shù)后，在程序執(zhí)行過程中，能夠節(jié)省多少個(gè)指令周期？

如果在程序執(zhí)行過程中訪問一個(gè)頁面，平均要對(duì)該頁面內(nèi)的存儲(chǔ)單元訪問1024次，求訪問存儲(chǔ)單元的命中率。

按最優(yōu)調(diào)度策略連續(xù)輸入8個(gè)任務(wù)時(shí)，流水線的實(shí)際吞吐率是多少？

至少要分配給該程序多少個(gè)主存頁面才能獲得最高的命中率？

寫出主存地址和Cache地址的格式，并標(biāo)出各字段的長度。

若采用FIFO替換算法，計(jì)算Cache的塊命中率。

指出主存與Cache之間各個(gè)塊的映象關(guān)系。

可能的最高頁命中率是多少？

設(shè)16個(gè)處理器編號(hào)分別為0，1，…，15，要用單級(jí)互連網(wǎng)絡(luò)，當(dāng)互連函數(shù)分別為：（1）Cube3（Cube1）（5）Butterfly（Butterfly）（8）σ-1（9）β（1）（13）ρ（2）時(shí)，第13號(hào)處理器分別與哪一個(gè)處理器相連？