進程的并發(fā)性是指進程在同一時刻發(fā)生。

邏輯地址和物理地址是同一個概念。

計算機網(wǎng)絡的終端子網(wǎng)主要負責將數(shù)據(jù)從計算機發(fā)送到通信子網(wǎng)，或?qū)耐ㄐ抛泳W(wǎng)接收到的數(shù)據(jù)傳輸?shù)接嬎銠C。

稀疏矩陣的存儲方式包括三元組、帶輔助行向量的二元組和十字鏈表。

中央處理器（CPU）包括運算器、控制器和存儲器。