由兩個觸發(fā)器組成的時序電路，所以其工作狀態(tài)應為（）種。

集成運放的反相輸入端，當輸入信號（ui1）由此輸入時，輸出信號（u0）與輸入ui1同相。

6進制異步清零，最后一個計數(shù)狀態(tài)應該為（）

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

異步計數(shù)器的計數(shù)脈沖加到了最低位觸發(fā)器，而其它各位觸發(fā)器都是，依靠相鄰低位觸發(fā)器輸出的進位脈沖，采用逐級傳遞方式進行觸發(fā)。

全加器的輸出信號是（）

對理想運放，當運放工作在線性區(qū)時，其輸出電壓與兩個輸入端的電壓差呈非線性關系。

3位二進制加法計數(shù)器的，計數(shù)長度為（）

3個JK觸發(fā)器，通過電路設計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

反相比例運算電路，平衡電阻的求法：令ui=0，則uo=0，此時反相端對地總電阻值，即為所求平衡電阻值。