以下程序段是某個(gè)過程對(duì)應(yīng)的MIPS指令序列，其功能為復(fù)制一個(gè)存儲(chǔ)塊數(shù)據(jù)到另一個(gè)存儲(chǔ)塊中，存儲(chǔ)塊中每個(gè)數(shù)據(jù)的類型為float，源數(shù)據(jù)塊和目的數(shù)據(jù)塊的首地址分別存放在$a0和$a1中，復(fù)制的數(shù)據(jù)個(gè)數(shù)存放在$v0中，作為返回參數(shù)返回給調(diào)用過程。在復(fù)制過程中遇到0則停止，最后一個(gè)0也需要復(fù)制，但不被計(jì)數(shù)。已知程序段中有多個(gè)Bug，請(qǐng)找出它們并修改。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
按最優(yōu)調(diào)度策略連續(xù)輸入8個(gè)任務(wù)時(shí)，流水線的實(shí)際吞吐率是多少？
指出訪存操作數(shù)地址尋址的最大相對(duì)位移量為多少個(gè)字節(jié)？
設(shè)16個(gè)處理器編號(hào)分別為0，1，…，15，要用單級(jí)互連網(wǎng)絡(luò)，當(dāng)互連函數(shù)分別為：（1）Cube3（Cube1）（5）Butterfly（Butterfly）（8）σ-1（9）β（1）（13）ρ（2）時(shí)，第13號(hào)處理器分別與哪一個(gè)處理器相連？
若Cache的4個(gè)塊號(hào)為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。
為了使存儲(chǔ)系統(tǒng)的訪問效率達(dá)到0.94，命中率和等效訪問周期應(yīng)該提高到多少？
假設(shè)在3000次訪存中，第一級(jí)Cache不命中110次，第二級(jí)Cache不命中55次。試問：在這種情況下，該Cache系統(tǒng)的局部不命中率和全局不命中率各是多少？
指出主存與Cache之間各個(gè)塊的映象關(guān)系。
如果把一條指令的執(zhí)行過程分解為“取指令”、“分析”（包括譯碼和取操作數(shù)等）和“執(zhí)行”（包括運(yùn)算和寫回結(jié)果等）三個(gè)階段，并采用三級(jí)流水線。仍然要采用指令取消技術(shù)，請(qǐng)修改上面的程序。
畫出其中一組的邏輯圖。
寫出N=8的蝶式置換的互連函數(shù)，如采用Omega網(wǎng)絡(luò)，則需幾次通過才能完成此變換？畫出Omega網(wǎng)絡(luò)實(shí)現(xiàn)此變換的控制狀態(tài)圖。