本征半導(dǎo)體是（），導(dǎo)電能力弱。

集成運放的反相輸入端，當輸入信號（ui1）由此輸入時，輸出信號（u0）與輸入ui1同相。

4位二進制加法計數(shù)器的，計數(shù)長度為（）

9個JK觸發(fā)器，通過電路設(shè)計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

全加器的輸出信號是（）

反相比例運算電路，平衡電阻的求法：令ui=0，則uo=0，此時反相端對地總電阻值，即為所求平衡電阻值。

異步計數(shù)器的計數(shù)脈沖加到了最低位觸發(fā)器，而其它各位觸發(fā)器都是，依靠相鄰低位觸發(fā)器輸出的進位脈沖，采用逐級傳遞方式進行觸發(fā)。

下列受時鐘控制的是（）

放大電路靜態(tài)工作點設(shè)置不妥當，會產(chǎn)生飽和失真或截止失真。

如果用預(yù)置數(shù)法實現(xiàn)3秒倒計時，74LS192預(yù)置數(shù)端輸入應(yīng)該是（）