容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。

I2C總線的通信速率僅由主機確定。

ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。（）

I2C總線的多主機仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實現(xiàn)的。

8086CPU讀取外設(shè)端口數(shù)據(jù)時，一次可以讀取16位二進制數(shù)。（）

指令A(yù)DD AL，6[BP][DI]是錯誤的。（）

增計數(shù)模式的計數(shù)過程是（）。

在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時序擴展比硬件I2C通信擴展具有更大的靈活性。

8255A的端口地址線是A0、A1，所以端口地址為0，1，2，3。（）

要組成32M×8bit的存儲器，需要1M×4bit的存儲芯片共（）片。