全加器的輸出信號是（）

3個JK觸發(fā)器，通過電路設(shè)計，可以接成（）進(jìn)制以內(nèi)的，任意進(jìn)制的計數(shù)器。

反相比例運算電路，平衡電阻的求法：令ui=0，則uo=0，此時反相端對地總電阻值，即為所求平衡電阻值。

由兩個觸發(fā)器組成的時序電路，所以其工作狀態(tài)應(yīng)為（）種。

集成運放的反相輸入端，當(dāng)輸入信號（ui1）由此輸入時，輸出信號（u0）與輸入ui1同相。

4位二進(jìn)制加法計數(shù)器的，計數(shù)長度為（）

本征半導(dǎo)體是（），導(dǎo)電能力弱。

電壓比較器的功能是，將一個模擬量輸入電壓，與一個參考電壓VR進(jìn)行比較，并將比較的結(jié)果輸出，它廣泛應(yīng)用于（）等方面。

3位二進(jìn)制加法計數(shù)器的，計數(shù)長度為（）

集成運放在信號運算中的應(yīng)用電路有（）