容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。

在嵌入式應用系統(tǒng)中，模擬I2C時序擴展比硬件I2C通信擴展具有更大的靈活性。

8086CPU讀取外設端口數(shù)據(jù)時，一次可以讀取16位二進制數(shù)。（）

8255A的端口地址線是A0、A1，所以端口地址為0，1，2，3。（）

某存儲器系統(tǒng)要求采用3：8譯碼器對A19~A15進行全譯碼，需要（）片。

在I2C總線中，應答信號始終由從機發(fā)出。

通過條件轉移指令JXX可以實現(xiàn)分支結構程序的編寫。（）

在一個較短的時間間隔內，CPU訪問存儲器時，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。

假設在增計數(shù)模式下的計數(shù)時鐘為12MHz，定時1s如何實現(xiàn)（）。

只要讀取8086CPU存儲器偶地址存儲體內容時，BHE#=1，A0=0。（）