問答題簡述基于數(shù)字系統(tǒng)設(shè)計(jì)流程包括哪些步驟?
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題
請(qǐng)根據(jù)以下兩條語句的執(zhí)行,最后變量A中的值是()。
reg[7:0]A;
A=2’hFF;
A.8’b0000_0011
B.8’h03
C.8’b1111_1111
D.8’b11111111
2.單項(xiàng)選擇題P,Q,R都是4bit的輸入矢量,下面哪一種表達(dá)形式是正確的()
A.input P[3:0],Q,R;
B.input P,Q,R[3:0];
C.input P[3:0],Q[3:0],R[3:0];
D.input [3:0] P,[3:0]Q,[0:3]R;
E.input [3:0] P,Q,R;

最新試題
請(qǐng)根據(jù)所學(xué)知識(shí),用verilog-HDL硬件描述語言設(shè)計(jì)一個(gè)8-3線編碼器,真值表如下圖。其中:輸入8個(gè)互斥的信號(hào),輸出3位二進(jìn)制代碼。
題型:問答題
使用verilog設(shè)計(jì)一個(gè)七段數(shù)碼管譯碼器。
題型:問答題
使用case語句實(shí)現(xiàn)四選一多路選擇器。
題型:問答題
設(shè)計(jì)一個(gè)D觸發(fā)器。
題型:問答題
編寫一個(gè)帶預(yù)置位,清零輸入,上跳沿觸發(fā)的邊沿觸發(fā)器的Verilog 代碼。其邏輯功能表以及電路符號(hào)如下圖所示。
題型:問答題